Por favor, use este identificador para citar o enlazar este ítem:
https://repositoriousco.co/jspui/handle/123456789/6311Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.contributor.author | ULE DUQUE, ALEJANDRO | - |
| dc.date.accessioned | 2026-02-06T14:27:35Z | - |
| dc.date.available | 2026-02-06T14:27:35Z | - |
| dc.date.issued | 2023 | - |
| dc.identifier.uri | https://repositoriousco.co/jspui/handle/123456789/6311 | - |
| dc.description.abstract | Este trabajo desarrolla el diseño y la implementación de un filtro digital con respuesta infinita al impulso (IIR) en la FPGA DE0 – Nano de Altera. El diseño se realiza a partir de un filtro analógico Chebyshev con rizado en la banda pasante, y luego se aplica la transformación bilineal para su digitalización. Se establece la etapa de filtrado con el fin de eliminar el ruido gaussiano presente en la señal determinística de densidad poblacional de neutrones, la cual es necesaria para realizar el cálculo de reactividad nuclear. El cálculo de este parámetro se realiza a partir de la ecuación inversa de la cinética puntual, la cual resulta de resolver las ecuaciones de cinética puntual que modelan la dinámica de un reactor nuclear de potencia. La ecuación inversa de cinética puntual es una ecuación integro diferencial en donde está presente la integral correspondiente al histórico de la densidad poblacional de neutrones; esta integral se resuelve por medio del método de filtro FIR (Finite Impulse Response). También desarrolla el diseño y la implementación de un sistema basado en el procesador Nios II/f, el cual contiene diferentes núcleos como memoria RAM, núcleo de protocolo UART con el estándar RS-232, generador de señal de reloj y controlador en paralelo de entradas y salidas del chip. | es |
| dc.language.iso | es | es |
| dc.publisher | UNIVERSIDAD SURCOLOMBIANA | es |
| dc.relation.ispartofseries | TH IE;0408 | - |
| dc.subject | REACTIVIDAD NUCLEAR | es |
| dc.subject | RS-232 | es |
| dc.subject | FPGA | es |
| dc.subject | MICROPROCESADOR | es |
| dc.subject | FILTRO IIR | es |
| dc.subject | FILTRO FIR | es |
| dc.subject | UART | es |
| dc.title | FILTRO DIGITAL IIR IMPLEMENTADO EN FPGA DE0 – NANO PARA ELIMINACIÓN DEL RUIDO GAUSSIANO PRESENTE EN SEÑAL DETERMINÍSTICA DE LA DENSIDAD POBLACIONAL DE NEUTRONES | es |
| dc.type | Thesis | es |
| Aparece en los programas: | Ingeniería Electrónica | |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| TH IE 0408.pdf | 2.48 MB | Adobe PDF | Visualizar/Abrir |
Los ítems del repositorio están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.